APECS-Pilotlinie: Design Flows & Systemdesign

Das Ziel im Bereich Design Flows und Systemdesign von APECS ist die Vereinfachung des Designprozesses von Chiplet-basierten Systemen durch Bereitstellung grundlegender Chiplet-IPs. Chiplets sind modulare, wiederverwendbare Hardware-IPs, die als Bausteine in komplexen Systemen verwendet werden. Sie ermöglichen die Integration von unterschiedlichen Funktionen und Technologien in einem einzigen System. Chiplets können unterschiedliche Funktionen wie Prozessoren, Speicher, RF-Komponenten oder Sensoren bereitstellen und bieten Flexibilität bei der Systemgestaltung. Durch die Verwendung von Chiplets können verschiedene Technologien kombiniert werden, um die besten Eigenschaften jeder Technologie zu nutzen, was zu einer verbesserten Leistung und Effizienz führt.

Beim Systemdesign setzt APECS auf die System Technology Co-Optimization (STCO). System Technology Co-Optimization ist eine Methodik, die darauf abzielt, die Interaktion zwischen verschiedenen Designaspekten zu verbessern. Dabei werden nicht nur Einzelkomponenten, sondern auch deren Einfluss auf das gesamte System betrachtet. Die Berücksichtigung von Querbezügen und Rückwirkungen zwischen Design und technologischer Umsetzung führt zu einer ganzheitlichen Sichtweise. Dadurch wird der Entwicklungsprozess beschleunigt und effizienter gestaltet.

Wir beschäftigen uns innerhalb des Bereichs “Design Flows und Systemdesign” in APECS mit dem Design für die quasi-monolithische Integration.

• Chiplets für Computing und AI
• Design für quasi-monolithische Integration

Dabei fokussieren wir uns auf die Umsetzung von Anforderungen der funktionalen Sicherheit bei der Modellierung von IP-Cores mit Hilfe eines Functional-Safety-Design-Flows.  Exemplarisch werden wir diesen an unseren RISC-V und TSN-IP Cores implementieren. Wir stützen uns hierbei auf unsere langjährige Erfahrungen im Bereich "Safety by Design" und den funktionalen Sicherheitsfeatures unserer IP Cores.

Schwerpunkte unserer Forschung

• Entwicklung sicherheitskritischer IP-Cores: Das Fraunhofer IPMS entwickelt IP-Cores, die spezifische funktionale Sicherheitsanforderungen erfüllen, um sicherzustellen, dass Systeme im Fehlerfall korrekt reagieren.
• Integration von Safety-Features: Die Integration von Sicherheitsmerkmalen in die Designprozesse, die sicherstellen, dass die Systeme den relevanten Sicherheitsstandards (wie ISO 26262 für die Automobilindustrie) entsprechen.
• Verifikation und Validierung: Durchführung von Tests und Validierungsprozessen, um die Funktionalität und Sicherheit der IP-Cores zu gewährleisten und sicherzustellen, dass sie den geforderten Sicherheitsstandards entsprechen.
• Beratung und Unterstützung: Bereitstellung von Expertise und Beratung für Unternehmen, die funktionale Sicherheit in ihre Produkte integrieren möchten, sowie Unterstützung bei der Einhaltung von Sicherheitsstandards.