Nanopatterning / E-Beam Lithography

Nanopatterning / E-Beam Lithography

© Fraunhofer IPMS
E-Beam-Lithographie im 300 mm CMOS-Reinraum am Fraunhofer IPMS.
© Fraunhofer IPMS
TEL-Etchanlage im 300 mm CMOS-Reinraum am Fraunhofer IPMS.

Die Herstellung von Strukturen im Nanomaßstab ist für eine Vielzahl von Anwendungen in der Halbleiterindustrie von entscheidender Bedeutung. Zentrale Herausforderungen sind die Erzeugung präzise kontrollierter Strukturen mit kleinen Abmessungen, die flexible und anpassungsfähige Layouterstellung und Prozesse sowie die einheitliche und reproduzierbare Integration auf Waferebene.

Das Fraunhofer IPMS bietet modernste Möglichkeiten der Nanostrukturierung mittels Elektronenstrahl-Direktschreiblithographie und reaktivem Ionenätzen. So können kundenspezifische Strukturen mit Größen unter 40 nm auf einer Vielzahl von Wafergrößen und Substrattypen erzeugt werden. Ausgehend vom Design des Kunden wird das gesamte Paket von der Layouterstellung und -modifikation, der Datenaufbereitung, der Elektronenstrahllithographie, der Musterübertragung mittels Ätzverfahren zusammen mit der Inline-Messtechnik und Analytik bis hin zum Dicing in einzelne Chips angeboten.

 

Anwendungsbeispiele

  • Fabrikation von Teststrukturen für die Technologieentwicklung
  • Strukturierung von anwendungsspezifischen integrierten Schaltungen (ASICS)
  • Designtests von innovativen Bauelementen und Zellkonzepten und deren Variation auf einem Wafer (Chip Shuttle)
  • Kalibriermuster für die Metrologieentwicklung
  • MEMS- und NEMS-Strukturierung mit produktiver Qualität
  • „Mix & Match“ mit optischen Belichtungstechniken

E-Beam-Lithographie als Schlüsselprozess zur Erreichung von Strukturen unter 80 nm für Quantencomputeranwendungen in CMOS-Fertigungsumgebung

© Fraunhofer IPMS
Parameter der Prozessstabilität auf 300-mm-Wafern - Mustertreue, Gleichmäßigkeit und Reproduzierbarkeit von Wafer zu Wafer. Verteilung eines 100 nm breiten Grabens mit Pitch 1/1, gemessen mit CD-SEM über den 300-mm-Wafer.

Universelle Quantencomputer versprechen die Möglichkeit, bestimmte Rechenprobleme wesentlich schneller zu lösen, als dies klassischerweise möglich ist. Für relevante Probleme werden Millionen von Qubits benötigt, was nur mit industriellen Produktionsmethoden machbar ist. In dieser Studie wird ein Elektronenstrahl-Strukturierungsprozess von Gate-Elektroden für Si/SiGe-Elektronenspin-Qubits vorgestellt, der mit der modernen CMOS-Halbleiterfertigung kompatibel ist. Unter Verwendung eines pCAR-Elektronenstrahl-Resists wird ein Prozessfenster bestimmt, in dem Strukturgrößen von 50 nm Linie und 30 nm Raum mit angemessenem Durchsatz reproduzierbar hergestellt werden können. Auf der Grundlage elektrostatischer Simulationen haben wir eine Rückkopplungsschleife implementiert, um die Funktionalität der Gate-Elektrodengeometrie bei fertigungsbedingten Schwankungen zu untersuchen.

Publikation: Proceedings Volume 12802, 38th European Mask and Lithography Conference (EMLC 2023)

Weitere Informationen:

300 mm CMOS-Reinraum

Analytik und Metrologie

Website

300 mm Screening Fab