SEQUIN - Seitenkanalresistentes Modul zur faseroptischen Quantenschlüsselverteilung

In einer zunehmend vernetzten Welt ist es von entscheidender Bedeutung, die Sicherheit von Systemen und Daten zu gewährleisten. In Anbetracht der raschen Fortschritte im Bereich der Quantentechnologien gewinnt die Gewährleistung von Sicherheit und Effizienz jener Kommunikation eine noch größere Relevanz. Ein Security Orchestrator kann dazu beitragen, verschiedene Sicherheitsmechanismen und -protokolle zu integrieren und eine sichere Kommunikation zwischen den Komponenten zu ermöglichen.

Im Projekt Sequin wird vom Fraunhofer IPMS ein Schaltungskonzept entwickelt sowie das Leiterplattendesign, die HDL-Entwicklung des Security Orchestrators mit der zugehörigen Firmware Basis und Treiberentwicklung sowie eine anschließende Integration im Projekt vorgenommen.

Durch die Entwicklung eines optimierten Schaltungskonzepts für das Leiterplattendesign von Sender und Empfänger trägt das Fraunhofer IPMS insgesamt zur Verbesserung der Effizienz in der Kommunikation bei. In Folge kann eine schnellere und zuverlässigere Übertragung von (quantenbasierten) Daten stattfinden.

Miniaturisierung und Umsetzung

Ein wichtiger Schwerpunkt liegt auf der Miniaturisierung von elektronischen Komponenten und Leiterplatten. Durch die Verkleinerung dieser Komponenten können die Größe und das Gewicht der Kommunikationssysteme reduziert werden, was eine einfache Integration in bestehende Infrastrukturen ermöglicht. Dies fördert die Innovation und stärkt die deutsche Technologieposition, da kompaktere und leichtere Systeme ein breiteres Anwendungsspektrum und eine höhere Nutzerakzeptanz bieten.

Durch die Zusammenarbeit mit weiteren Partnern aus Industrie und Wissenschaft und die enge Vernetzung aller in einschlägigen Gremien werden die Chancen deutlich erhöht, dass das Gesamtsystem den erforderlichen Sicherheitsstandards entspricht.

Vorgehen im Projekt

Zunächst wird dafür gemeinsam mit den Projektpartnern ein Konzept für die Kernkomponenten des Vorhabens, den Security Orchestrator, entwickelt. Dieser dient als zentrale Steuereinheit des Systems und ermöglicht die Integration verschiedener Sicherheitsmechanismen und -protokolle. Seine Entwicklung basiert auf einem RISC-V Prozessorkern des Fraunhofer IPMS, der plattformunabhängig für verschiedene FPGAs zur Verfügung gestellt werden kann. Zudem werden Richtlinien und Standards für den Einsatz des Security Orchestrators in verschiedenen Anwendungsbereichen gemeinsam mit den Projektpartnern erarbeitet.

Ein weiteres technisches Arbeitsziel betrifft das Schaltungskonzept des Leiterplattendesigns für Sender und Empfänger. Hierbei werden geeignete Komponenten und Schnittstellen ausgewählt, um eine reibungslose Übertragung von Daten zu ermöglichen. Ein wichtiger Meilenstein stellt in diesem Zusammenhang die Schnittstellendefinition zu den QKD-Sende- und Empfangskomponenten der Projektpartner dar. Das Schaltungskonzept wird optimiert, um eine effiziente und stabile Kommunikation zwischen Sender und Empfänger zu gewährleisten. Darüber hinaus sind die HDL-Entwicklung, die Firmware-Basis und Treiber des Security Orchestrators sowie die Integration dessen wichtige technische Arbeitsziele. Es wird ein Hardware Description Language (HDL) Design für den Security Orchestrator entwickelt. Schließlich erfolgt die Integration des Security Orchestrators in das Gesamtsystem. Ein weiteres Arbeitsziel betrifft das Redesign und die Inbetriebnahme des Systems. Dabei wird das vorhandene Design und die Funktionalität des Systems überarbeitet, um eine fehlerfreie Inbetriebnahme sicherzustellen.