TO.QI - Halbleiter-Technologiemodule für Quantencomputing, KI und Internet-of-Things

Halbleiter-Technologiemodule für Quantencomputing, KI und Internet-of-Things (TO.QI)

Projektlaufzeit: 2024 - 2027

© Fraunhofer IPMS
Übersicht der Technologiemodule des TO.QI-Projekts (grau eingefärbte Technologien sind nicht Teil des Projekts).

Der rasant wachsende Bedarf an Rechenleistung, gerade im Bezug auf Quantencomputing, Künstliche Intelligenz und "Internet der Dinge" (IoT) Anwendungen, erfordert zwingend neue Mikroelektronik-Lösungen, um dem damit einhergehenden, drastisch zunehmenden Energieverbrauch entgegenzuwirken und die Treibhausgas-Emissionen zu senken. Ein vielversprechender Lösungsansatz hierfür sind neue Rechenarchitekturen basierend auf nicht-flüchtigen Speicherbauelementen, welche Compute-in-Memory / neuromorphes Computing ermöglichen, sowie die möglichst kompakte Integration verschiedener Systeme. Letzteres kann durch Heterointegration erreicht werden. Dabei sind die 3D Integration via eines Interposers oder die Quasi-monolithische Integration mehrerer Chiplets besonders vielversprechend für Quantencomputing-Systeme und IoT-Sensor-Edge-Lösungen.

Ziel des Projekts TO.QI ist daher die Entwicklung solcher Technologiemodule, welche eine forschungsnahe Pilotfertigung von neuen Bauelementen und Heterointegrationsmethoden ermöglichen soll. Entsprechend gliedert sich das Projekt in drei Abschnitte, wobei zwei Technologiemodule vom Fraunhofer IPMS entwickelt werden und ein Technologiemodul vom Fraunhofer IZM-ASSID.

© Fraunhofer IPMS
Schematische Darstellung der Technologien, welche im Technologie-Modul 1 in das BEoL integriert werden sollen.

Technologie-Modul 1): BEoL (Back-End-of-Line) Integration für KI

Entwicklung eines BEoLModuls, welches auf einem bestehenden kommerziellen Front-End-of-Line CMOS-Wafer aufgesetzt werden kann. Dieses Modul enthält neuartige Bauelemente wie ferroelektrische Kondensatoren und Dünnfilm-Resistoren, die für AI (Artificial Intelligence) Hardware-Beschleuniger in Edge-AI Anwendungen benötigt werden. Das hieraus entstehende AI-Chiplet kann für Heterointegration genutzt werden.

Für die Realisierung eines AI-Chiplets mit besonders geringer Leistungsaufnahme kommen ferroelektrische nicht-flüchtige Speicherbauelemente, im Speziellen BEoL-integrierte ferroelektrische Kondensatoren, zum Einsatz. Hierbei werden Dünnfilmwiderstände für verbesserte Strom-Variabilität sorgen und die Bauelemente warden für Ultra Low Power und High Speed optimiert. Das hierfür entwickelte modulare PDK kann in Zukunft von KMUs/IDMs genutzt werden, um Chiplet-/Interposerentwicklung sowie Pilotfertigung auf Basis neuartiger Bauelemente zu realisieren.

 

© Fraunhofer IPMS
Schematische Darstellung der Technologien, welche für die Quasi-Monolitische Integration von Chiplets entwickelt werden sollen (grau dargestellte Technologien sind nicht teil des TO.QI Projekts).

Technologie-Modul 2): Quasi-monolithische Integration (QMI) für Sensor-Edge Technologieknoten

Entwicklung eines QMI-Integrationsprozesses für Sensor-Edge Anwendungen, beispielsweise im Automotive Bereich. Dies stellt einen Anwendungsfall für Edge-Applikationen des AI-Chiplets dar (beispielsweise für das autonome Fahren).

Die quasi-monolithische Integration ist ein neues, innovatives Integrationsprinzipfür ultrahöchste Chipletdichte, indem sehr dünne Chiplets so in die Oberfläche eines Trägers (z.B. Interposer) integriert wird, so dass in der Folge ein BEoL-Modul (siehe Technologie-Modul 1) zur hochdichten Verdrahtung der Chiplets verwandt warden kann. Durch diese Integrationsform lassen sich höchstintegrierte Chipletsysteme realisieren, z.B. auch die Kombination von AI-Chiplets aus Technologie-Modul 1 mit Sensoren.

In diesem Technologiemodul wird das Integrationsmodul entwickelt (TRL4) und anhand eines Sensor-Demonstrators validiert

© Fraunhofer IPMS
Schematische Darstellungen der Technologien, welche in Technologie-Modul 3 des TO.QI-Projekts entwickelt werden (grau dargestellte Technologien sind nicht Teil des Projekts).

Technologie-Modul 3): 2.5D Integration für Quantencomputing (QC) 

Entwicklung eines Interposers für eine kryogene (Tieftemperatur) Umgebung, welcher mittels einer flexiblen Verbindung zwei thermisch entkoppelte Bereiche ermöglicht. Dies stellt einen Anwendungsfall für Quantum-Error-Correction des AI-Chiplets und Vorteile gegenüber klassischen Quantencomputer-Integrationen dar. Zusätzlich unterstützt das Fraunhfofer IPMS die Entwicklungen in TM3 am Fraunhofer IZM-ASSID mit elektrischen Messungen im kryogenen Temperaturbereich sowie UBM-Prozessen und Layout von Teststrukturen/Schnittstellen.

Gefördert durch: