APECS-Pilotlinie: Chiplet-Integration (2.5D und 3D)

Wir forschen an UHD-Interposern, die sich durch hohe Dichte, gutes thermisches Management und einer hohen Integrationsfähigkeit auszeichnen. Interposer sind miniaturisierte Leiterplatten auf Siliziumbasis, die verschiedene Chips (z. B. Prozessoren, Speicher) elektrisch miteinander verbinden. UHD-Interposer sind besonders wichtig für moderne Anwendungen wie High-Performance Computing, künstliche Intelligenz und Internet of Things (IoT), wo hohe Verarbeitungsleistung und Energieeffizienz erforderlich sind.

Vorteile von UHD-Interposern:

• Hohe Dichte: UHD-Interposer bieten eine extrem hohe Dichte an Verbindungsstellen, was es ermöglicht, Chips mit hoher I/O-Dichte (die neuesten Chipgenerationen) zu verbinden.
• Vielseitigkeit: Sie unterstützen unterschiedliche Technologien und Komponenten wie MEMS, optische Bauteile und RF (Radiofrequenz), wodurch  komplexe Systeme aufgebaut werden können.
• Thermisches Management: UHD-Interposer sollen zukünftig auch integrierte Kühlungslösungen bieten, um die Wärmeableitung in Hochleistungsanwendungen zu optimieren.
• Integration: Sie ermöglichen die gleichzeitigen Integration verschiedener Chiptechnologien in einem einzigen Packaging-Prozessfluss, wodurch die Herstellung effizienter wird.

Unsere UHD-Interposer sollen folgende Leistungen erreichen:

• Hohe Aspektverhältnisse der TSVs (Through Silicon Via) von 20:1 mit skalierter CD (Critical Dimension) <500 nm 
• Verdrahtungsebenen mit Line/Space (L/S) Strukturen bis zu 200 nm 
• Erforschung auf niedrigen TRL: 30 nm Vias und <100 nm L/S 

Wir erforschen passive funktionalisierte Interposer. Sie werden genutzt, um verschiedene für ein komplexes Systeme benötigte funktionale Eigenschaften bereits in der Leiterplatte zu integrieren, ohne jedoch aktive elektronische Komponenten zu enthalten (da diese dann von den Chiplets geliefert werden). Diese Interposer dienen als Verbindungselemente zwischen verschiedenen Chips und ermöglichen die Kommunikation und den Datenaustausch zwischen ihnen. Passive funktionale Interposer werden häufig in Hochleistungsanwendungen, in der Datenverarbeitung, im Internet der Dinge (IoT) und in der Telekommunikation eingesetzt, wo eine zuverlässige Verbindung und Signalverarbeitung sowie eine starke Miniaturisierung erforderlich sind.

Vorteile:

• Verbesserte Signalqualität: Durch die Integration passiver Komponenten können Signalverzerrungen und Rauschen reduziert werden, was zu einer besseren Gesamtleistung führt.
• Erhöhte Funktionalität: Die Funktionalisierung ermöglicht zusätzliche Features wie integrierte Sensoren oder Kühlmechanismen, die die Funktionalität des Systems erweitern.
• Kompaktheit: Passive Interposer ermöglichen die Integration mehrerer Technologien auf einer kompakten Fläche, was Platz im Gesamtdesign spart. Außerdem kann auf zusätzlich diskrete Bauelemente verzichtet werden, was zu einer Minimierung der Größe des Gesamtsystems beiträgt.
• Flexibilität: Sie unterstützen die Kombination verschiedener Technologien und Komponenten, was die Anpassungsfähigkeit an unterschiedliche Anwendungen erhöht.
• Kosteneffizienz: Durch die Reduzierung der Anzahl an benötigten aktiven Komponenten können Produktionskosten gesenkt werden, während gleichzeitig die Systemleistung verbessert wird.
• Einfache Integration: Passive funktionalisierte Interposer erleichtern die Verbindung zwischen verschiedenen Chips und Technologien, was die Herstellung und das Design komplexer Systeme vereinfacht.

Unsere Forschungsthemen in diesem Bereich:

• Integrierte passive Bauelemente (High-density Kondensatoren, Widerstände) 
• Integrierte Wellenleiter (nanoskaliertes Silizium-Nitrid (SiN))
• Eingebettete Kühlungstechnologien

Wir erforschen den Einsatz von RDL (Redistribution Layers) für die 3D-Integration. Ziel ist es, die 3D-Stapelung von fortschrittlichen CMOS-Wafern und nicht-CMOS heterogenen/Multimaterial-Wafern zu ermöglichen. Diese bieten eine erhöhte Leistungsfähigkeit, Effizienz und Flexibilität.

Vorteile der 3D-Integration mit zusätzlicher RDL:

• Ermöglichung neuer Architekturen: Die Implementierung von neuen Chip-Architekturen wie 3D-ICs, wo mehrere Chips vertikal gestapelt werden, wird ermöglicht. Diese Architektur kann die Leistung erheblich steigern und die Kommunikationsbandbreite erhöhen.
• Platzoptimierung: RDL ermöglicht eine effizientere Nutzung des verfügbaren Platzes auf dem Wafer, indem Verbindungen umgeleitet werden. Dies ist besonders wichtig bei der Miniaturisierung von Bauteilen.
• Verbesserte Signalübertragung: RDL ermöglicht kürzere und optimierte Signalwege, was die Signalqualität verbessert und die Signalverzögerung verringert. Dies ist besonders wichtig in Hochgeschwindigkeitsanwendungen.
• Flexibilität im Design: RDL bietet Designern mehr Flexibilität bei der Platzierung von Komponenten und Verbindungen, was die Entwicklung komplexer und leistungsfähiger Systeme erleichtert.
• Energieeffizienz: Durch die Optimierung der Signalwege können Energieverluste minimiert werden, was zu einem insgesamt energieeffizienten Design führt.
• Skalierbarkeit: Die RDL-Technologie ist skalierbar und unterstützt die Entwicklung zukünftiger Technologien im sub-100-nm-Bereich, was für die fortschreitende Miniaturisierung in der Mikroelektronik entscheidend ist.