Fraunhofer-Institut für Photonische Mikrosysteme
StorAIge - Neue Speichertechnologie für Edge-KI-Anwendungen
Projektlaufzeit: 2021-2024
Künstliche Intelligenz (KI) wird heute in immer mehr Anwendungen eingesetzt und gilt bereits als Schlüsseltechnologie für Schlüsseltechnologie für elektronische Komponenten und Systeme angesehen. Heutige KI-Technologien sind ineffizient und teuer und leiden häufig noch unter einer geringen Akzeptanz in der Bevölkerung. Im Projekt StorAIge hat sich das Fraunhofer IPMS mit europäischen Partnern zusammengeschlossen, um eine Plattform für siliziumbasierte KI-Chips zu entwickeln, die hochleistungsfähig, energieeffizient und sicher ist und wettbewerbsfähige Edge-KI-Anwendungen Anwendungen im Automobil-, Industrie-, Sicherheits- und Consumerbereich zu ermöglichen.
Die meisten KI-Systeme werden heutzutage zur Datenanalyse und für datengesteuerte Entscheidungen eingesetzt. Edge-KIAnsätze, bei denen direkt auf dem Computerchip eine intelligente Datenanalyse durchgeführt wird, bieten dabei große Vorteile: Entscheidungen können schneller getroffen werden zu sein (geringere Bandbreitennutzung), große Datenmengen müssen nicht über ein Netzwerk hin- und hergeschoben werden (geringere Datenspeicherung). Dies reduziert insgesamt den Stromverbrauch des Systems. Da Daten lokal verarbeitet werden, erhöht sich gleichzeitig die Sicherheit.
Die Hauptherausforderung des Projekts besteht darin, einerseits die Komplexität der »More than Moore«-Technologien kleiner 28 nm zu bewältigen und sie auf einen hohen Reifegrad zu bringen und andererseits das Design komplexer Systems-on-Chip für intelligentere, sicherere, flexiblere, stromsparende und kostengünstigere Anwendungen zu entwickeln. Das Projekt zielt auf Chips mit sehr effizienten Speichern und hoher Rechenleistung ab, die 10 Tops pro Watt erreichen sollen. Um dies zu ermöglichen, setzt das Fraunhofer IPMS auf ferroelektrische Feldeffekttransistoren (FeFETs). Diese werden direkt auf dem Halbleiterchip implementiert. So kann das Fraunhofer IPMS seine Erfahrungen bei der Integration, Charakterisierung und Optimierung der ferroelektrischen Speichertechnologie auf einer skalierten CMOS-Plattform ausbauen (Latenz) und ohne auf Netzwerkverbindungen angewiesen.